デザイン ルール チェッカー

親ページ: PCB ダイアログ

デザイン ルール チェッカー（Design Rule Checker）ダイアログ。

概要

このダイアログを使用すると、設計者は、基板に対するデザイン ルール チェックを構成できます。デザイン ルール チェック（DRC）は、設計の論理的および物理的な整合性を自動的にチェックする強力な機能です。チェックは、有効にした任意またはすべてのデザイン ルールに対して行われ、設計中にオンラインで実行するか、バッチ プロセスとして実行できます（オプションでレポートを生成することもできます）。この機能を配線した基板ごとに使用して、最小クリアランス ルールが守られていることと、その他の設計違反がないことを確認する必要があります。特に、最終アートワークを生成する前に、バッチ モード デザイン ルール チェックを常に実行することをお勧めします。

アクセス

このダイアログには、PCB エディタのメイン メニューからホーム（Home） | デザイン ルール（Design Rules） | をクリックすることによってアクセスします。

オプション/コントロール

ダイアログの機能は基本的に次の 2 つの領域に分かれています。

• バッチ DRC に関連するオプションの設定。
• チェック対象ルールとそのチェック手段（オンライン DRC またはバッチ DRC のいずれか）に関する設定。

これらの領域には、左側のペインに表示されるフォルダ形式の対応するエントリからアクセスします。

• デザイン ルール チェックを実行（Run Design Rule Check） - このボタンをクリックすると、バッチ チェック用に有効にしたルールと追加オプションの定義に従って、バッチ DRC が実行されます。

レポート オプション

レポート オプション（Report Options）フォルダをクリックすると、バッチ DRC の実行時に使用できる追加オプションがダイアログの右側に読み込まれます。

DRC レポート オプション

• レポート ファイルを作成（Create Report File） - 基板に対するバッチ DRC の実行後にレポートが生成されるようにするには、このオプションを有効にします。

• 違反を作成（Create Violations） - 定義済みの違反表示設定に従って違反がワークスペースでハイライト表示されるようにするには、このオプションを有効にします。このオプションは、PCB ルールと違反（PCB Rules And Violations）パネルの違反（Violations）領域に違反が一覧表示されるようにするためにも必要です。

• サブネットの詳細（Sub-Net Details） - 配線解除ネット（Un-Routed Net）ルールを定義した場合に、DRC レポートにサブネットの詳細を含めるには、このオプションを有効にします。

• パターンの短絡を確認（Verify Shorting Copper） - 設計で使用されているネット タイイング コンポーネントにおけるパターン短絡の整合性を確認するには、このオプションを有効にします。このチェックでは、コンポーネント内に未接続配線がないかどうかを確認します（未接続配線は、パッドが他のパッドを正しく短絡していないことを示しています）。
• ドリル SMT パッドをレポート（Report Drilled SMT Pads） - 誤ってドリルされた SMT（Surface Mount Technology）パッドを DRC レポートに含めるには、このオプションを有効にします。

• 穴のサイズが 0 のマルチレイヤ パッドをレポート（Report Multilayer Pads with 0 size Hole） - 設計内で見つかった無効なマルチレイヤ パッドを含めるには、このオプションを有効にします。無効なマルチレイヤ パッドとは、穴のサイズが 0 のパッドです。これ以外のパッドは SMT パッドになります。
• 違反が n 見つかったら停止（Stop when n violations found） - このフィールドでは、最大いくつの違反が検出されたらバッチ DRC プロセスを停止するかを指定します（デフォルト = 500）。レポートされる違反数を制限することは、チェック プロセスを管理しやすく保つための重要な戦略となります。

スプリット プレーン DRC レポート オプション

• 分割した平面をレポート（Report Broken Planes） - プレーンの分割がバッチ ルール チェック プロセスによって検出およびレポートされるようにするには、このオプションを有効にします。プレーンの分割は、ネットに接続されている平面の領域が平面の残りの領域から電気的に切断されたときに発生します。このことは、たとえば、スピリット プレーン上に配置されているものの接続はされていないコネクタなどで発生する可能性があります。ピンの周囲のボイドが結合してプレーン配線領域を完全に切断すると、結果的に、そのプレーンは 2 分割されます。

• 次の面積より大きい接続されていないパターンをレポート（Report Dead Copper larger than） - 指定した面積より大きいデッド カッパー リジョンがバッチ ルール チェック プロセスによって検出およびレポートされるようにするには、このオプションを有効にします。デッド カッパーとは、ネットに接続されず、かつ元の親プレーンからも電気的に切断されている配線セクションを指します。このことは、たとえば、（プレーンに接続されていない）コネクタのピンの間隔が狭く、周囲のボイドが結合することで、プレーン配線の領域がプレーンの残りの領域から隔離される場合に発生する可能性があります。関連するフィールドを使用して、デッド カッパーの最小許容面積の値を指定できます（デフォルト = 100 平方 mil）。この最小値を超えると、ルール違反と見なされます。

• 次よりも小さいサーマル欠損 n% 銅箔エリア（Report Starved Thermals with less than n% available copper） - 指定した割合より大きいサーマル接続欠損がバッチ ルール チェック プロセスによって検出およびレポートされるようにするには、このオプションを有効にします。サーマルとは、プレーン配線領域への熱伝導率を小さくするために、周囲にサーマル リリーフ「カットアウト」を備えたプレーンへの接続です。プレーンとの接続に使用される配線スポークの表面積がボイド領域によって減少すると、サーマルが「欠損」する可能性があります。このオプションによって、サーマルの表面積（スポークだけではない）とサーマルに含まれるボイド領域の照合も行われます。関連するフィールドを使用して、接続に必要な配線領域の最小許容割合の値を指定できます（デフォルト = 50%）。この値を下回ると、ルール違反と見なされます。

チェックするルール

チェック可能なすべてのルールが一覧表示されたデザイン ルール チェッカー（Design Rule Checker）ダイアログ。

チェックするルール（Rules To Check）フォルダをクリックすると、チェック可能なすべてのルール タイプのリストがダイアログの右側に読み込まれます。代わりに、（フォルダ下位の）特定のカテゴリをクリックすると、該当するカテゴリに関連付けられているデザイン ルール タイプのみが一覧表示されます。

各ルール タイプについて、次の情報が表示されます。

• ルール（Rule） - ルールのタイプ。
• カテゴリ（Category） - ルール タイプが関連付けられている親カテゴリ。
• オンライン（Online） - オンライン DRC（使用可能な場合） に関するそのルール タイプの現在の状態。クリックすると切り替わります。
• バッチ（Batch） - バッチ DRC に関するそのルール タイプの現在の状態。クリックすると切り替わります。

必要に応じて、各ルール タイプをオンライン チェックまたはバッチ チェック（あるいはその両方）に対して有効にします。

注釈

1. 生成されるデザイン ルール検証レポートには、デザイン ルール チェッカー（Design Rule Checker）ダイアログでの指定に従ってバッチ チェック プロセスでテストされた各ルールが一覧表示されます。検出された各違反は、レイヤ、ネット名、コンポーネント デジグネータ、パッド番号、オブジェクトの位置などの詳細な参考情報とともに一覧表示されます。違反オブジェクトのエントリをクリックすると、ワークスペース内の対応するオブジェクトに直接クロス プローブできます。
2. ルール違反をワークスペースに表示するときの柔軟性を高めるために、違反詳細（カスタムの違反グラフィック）と違反オーバーレイの 2 つの違反表示タイプに別々のシステム色が関連付けられています。これにより、設計者は、異なる色を使用して 2 つの違反表示タイプを区別することができます。色の割り当ては、ビューの設定（View Configurations）ダイアログの基板のレイヤと表示色（Board Layers And Colors）タブで行います。
   1. 違反詳細（Violation Details） - DRC 詳細マーカー（DRC Detail Markers）システム色に割り当てられている色を使用します。
   2. 違反オーバーレイ（Violation Overlay） - DRC エラー マーカー（DRC Error Markers）システム色に割り当てられている色を使用します。
3. バッチ DRC の実行後、メッセージ（Messages）パネルに表示された違反メッセージをダブルクリックすると、ワークスペース内の該当する違反オブジェクトにクロス プローブできます。
4. オンライン DRC またはバッチ DRC を実行すると、PCB ルールと違反（PCB Rules And Violations）パネルの違反（Violations）領域にルール違反が一覧表示されます。
5. 特定のデザイン オブジェクトに関連する違反は、PCB ワークスペース内で直接確認できます。違反オブジェクトにカーソルを合わせ、右クリックして、違反（Violations）サブメニューからコマンドを選択します。オブジェクトが関連している個々の違反を調査するか、すべてのルール違反を表示（Show All Violations）コマンドを使用して、オブジェクトが関連しているすべての違反を表示するかを選択します。いずれの場合も、詳細な違反情報を示す違反詳細（Violation Details）ダイアログが表示されます。このダイアログには、違反オブジェクトをハイライト表示したり、それらにジャンプしたりするためのコントロールも用意されています。